(19) 世界知的所有権機関 国際事務局



I DENA ERREBA NA BERNA ERRIKA ERRO NEKA ERRO BERNA ERRO MERKE BERNA NEKA ERREBA DER ERREBA DER KREI DER

(43) 国際公開日 2002 年9月6日 (06.09.2002)

PCT

(10) 国際公開番号 WO 02/069251 A1

Akita (JP). 嵯峨 徹 (SAGA, Toru) [JP/JP]; 〒010-0193

秋田県 南秋田郡天王町 天王字長沼64 アキタ電 子株式会社内 Akita (JP). 佐藤 信衛 (SATO,Shinei)

[JP/JP]; 〒010-0193 秋田県 南秋田郡天王町 天王字

長沼64 アキタ電子株式会社内 Akita (JP). 伊藤 毅 (ITO,Takeshi) [JP/JP]; 〒010-0193 秋田県 南秋田郡天

(51) 国際特許分類?:

G06K 19/077

(21) 国際出願番号:

PCT/JP02/00536

(22) 国際出願日:

2002年1月25日(25.01.2002)

(25) 国際出願の言語:

日本語

(26) 国際公開の言語:

日本語

(30) 優先権データ: 特願2001-55834 2001年2月28日(28.02.2001) JP

(71) 出願人 (米国を除く全ての指定国について): 株式会社日立製作所 (HITACHI, LTD) [JP/JP]; 〒101-8010 東京都 千代田区 神田駿河台四丁目 6番地 Tokyo (JP). アキタ電子株式会社 (AKITA ELECTRONICS CO., LTD.) [JP/JP]; 〒010-0193 秋田県 南秋田郡天王町 天王字長沼 6 4 Akita (JP).

王町 天王字長沼 6 4 アキタ電子株式会社内 Akita (JP).

(74) 代理人: 秋田 収喜 (AKITA,Shuki); 〒114-0013 東京都北区東田端 1 丁目 1 3番 9号 ツインビル田端B

(81) 指定国 (国内): CN, JP, KR, SG, US.

(84) 指定国 (広域): ヨーロッパ特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE, TR).

添付公開書類:

国際調査報告書


2 階 Tokyo (JP).

(72) 発明者; および

(75) 発明者/出願人 (米国についてのみ): 三浦 知巳 (MIURA,Tomomi) [JP/JP]; 〒010-0193 秋田県 南秋田 郡天王町 天王字長沼64 アキタ電子株式会社内 2文字コード及び他の略語については、定期発行される各PCTガゼットの巻頭に掲載されている「コードと略語のガイダンスノート」を参照。

(54) Title: MEMORY CARD AND ITS MANUFACTURING METHOD

(54)発明の名称:メモリカード及びその製造方法



(57) Abstract: A low-cost memory card. It is an electronic device having a substrate with a wiring exposing external electrode terminals from a first face, a sealing section comprising an insulating resin so provided as to cover the whole of a second face serving as the back of the first face, and one or more semiconductor elements covered with the sealing section, fixed on the second face of the substrate, and an electrode of which is electrically connected to the wiring via a connecting means. The substrate is square and constitutes a card-type package together with the sealing section. The substrate has one or more semiconductor elements constituting a memory chip and a control chip for controlling the memory chip fixed to constitute a memory card. The edges of the substrate and the sealing section are provided with a directionality recognizing section.

/続葉有/

12/069251

(57) 要約:

安価なメモリーカードを提供するものである。第1の面に複数の外部電極端子を露出させる配線を有する基板と、前記第1の面の裏面となる第2の面全域を被うように設けられる絶縁性樹脂からなる封止部と、前記封止部に被われ、前記基板の第2の面に固定され、電極が接続手段を介して前記配線に電気的に接続される1乃至複数の半導体素子を有する電子装置である。前記基板は四角形となり、前記基板と前記封止部によってカード型パッケージを構成している。前記基板には、メモリーチップを構成する1乃至複数の半導体素子と、前記メモリーチップを制御するコントロールチップが固定されてメモリーカードが構成されている。前記基板及び封止部の縁には方向性認識部が設けられている。

明細書

メモリカード及びその製造方法

技術分野

本発明は電子装置及びその製造方法に関し、例えば、カード内にIC 5 (集積回路)を組み込んだ半導体素子(半導体チップ)を内蔵したメモリーカードの製造に適用して有効な技術に関する。

背景技術

デジタルカメラやオーディオプレーヤ等における記憶媒体として、S D(セキュアデジタル)メモリーカード,メモリー・スティック(商標),マルチメディアカード (Multi Media Card:商標)等と呼称されるメモリーカードが使用されている。これらのメモリーカードのうち、マルチメディアカードはその厚さが1.4mm程度と薄いカードであることが特徴である。

15 なお、出願番号2000-22802号の日本出願には、従来技術のマルチメディアカードの構造について記載されている。

なお、特開平8-156470号公報には、ICモジュールの主面上を被うカード基板を有するICカードについて記載されている。

SDメモリーカードやメモリー・スティックといったメモリーカード が、半導体チップを搭載した配線基板の全体を含むケースを有する構造 を採用するのに比較して、マルチメディアカードでは、非常に薄い構造 を実現するために、半導体チップを搭載した配線基板 (COBパッケージ)の主面を被うキャップ形状のプラスチックケースを有する構造に採用している。

10

15

ここで、図43、図44に示すマルチメディアカード(メモリーカード)におけるCOBパッケージについて簡単に説明する。図44に示すように、メモリーカード1は一面に半導体素子5を複数搭載する配線基板(基板)2と、前記半導体素子5等を被うプラスチックのケース60を有する。

半導体素子5としては、メモリーチップ5 aや、このメモリーチップ5 aを制御するコントロールチップ5 bが基板2に固定されている。基板2の配線は一部しか図示しないが、半導体素子5の電極と配線は導電性のワイヤ6によって電気的に接続されている。基板2の一面の前記半導体素子5やワイヤ6等はモールドによって形成される絶縁性樹脂からなる封止部3で被われている。

ケース60の一面には窪み70が設けられている。この窪み70は、 基板2が収容できる浅い窪み70aと、前記封止部3が収容できる深い 窪み70bとからなっている。そして、窪み底と基板2との間には接着 剤71が介在されて基板2がケース60に接着される構造になっている。 なお、図において4aは外部電極端子である。

しかし、従来のマルチメディアカードにおけるCOBパッケージは、 図43、図44にあるようにその主面上に、半導体チップを封止する封 止部が形成されて盛り上がった部分と、その周囲に広がる薄い基板部分 20 とを有する構造であるために、COBパッケージの主面を被うケースも、 前記封止部が入る深い窪みと、封止部の周囲に広がる基板部分を入れる 浅い窪みを有する構造となり、ケースとCOBパッケージとの組立工程 における問題や、完成したメモリーカードにおける構造上の問題などを 発生する要因となっていた。

25 本発明の目的は、安価な電子装置及びその製造方法を提供することに ある。 本発明の他の目的は、安価なメモリーカード及びその製造方法を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。

5

発明の開示

本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。

(1) 第1の面及び前記第1の面の裏面となる第2の面を有するメモ 10 リーカードであって、

主面及び裏面を有する配線基板と、

前記配線基板の裏面上に形成された複数の外部電極端子と、

前記配線基板の主面上に形成された複数の配線と、

前記配線基板の主面上に配置されており、前記複数の配線を介して前 15 記複数の外部電極端子と電気的に接続した半導体素子と、

前記配線基板の裏面上に形成されており、前記半導体素子を被う絶縁 性樹脂からなる封止部とを有しており、

前記複数の外部電極端子及び前記配線基板の裏面は前記メモリーカードの第1の面に露出しており、

20 前記封止部は前記メモリーカードの第2の面に露出していることを 特徴とする。

このようなメモリーカードは、

- (a) 主面上に単位基板領域を有し、かつ裏面上に複数の外部電極端 子を有する配線基板を準備する工程と、
- 25 (b) 前記単位基板領域に半導体チップを配置し、前記半導体チップ を前記複数の外部電極端子と電気的に接続する工程と、

- (c)前記単位基板領域、及びその周囲の配線基板の主面上に、前記半導体チップを封止する封止体を形成する工程と、
- (d)前記封止体及び前記配線基板を、前記単位基板領域とその周囲との間で同時に切断し、前記単位基板領域の配線基板、単位基板領域上の封止部、半導体チップ及び複数の外部電極端子によって構成される個片部を形成する工程と、
 - (e) 窪みを有するケースを準備する工程と、
- (f)前記窪みの底部に、前記封止部を接着し、前記個片部を前記窪 みの内部に固定する工程とを有する製造方法によって製造される。

5

図面の簡単な説明

図1は本発明の一実施形態(実施形態1)であるメモリーカードの模式的断面図である。

図2は本実施形態1のメモリーカードの裏面を示す底面図である。

15 図3は本実施形態1のメモリーカードの斜視図である。

図4は本実施形態1のメモリーカードを裏返した状態の斜視図である。

図5は本実施形態1のメモリーカードの製造各工程の状態を示す断面図等である。

図 6 は本実施形態 1 のメモリーカードの製造において使用するマト 20 リックス基板の底面図である。

図7は前記マトリックス基板の模式的正面図である。

図8は本実施形態1のメモリーカードの製造において、単位配線領域に搭載された半導体素子の状態を示す模式的平面図である。

図9は本実施形態1のメモリーカードの製造において、マトリックス 25 基板の一面にモールド体を形成する状態を示す模式的断面図である。

図10は本実施形態1のメモリーカードの製造におけるモールド時

の樹脂の供給状態を示す下面側から見た模式図である。

図11は本実施形態1のメモリーカードの製造における他の基板切断方法を示す模式図である。

図12は本発明の他の実施形態(実施形態2)であるメモリーカード 5 の模式的断面図である。

図13は本発明の他の実施形態(実施形態3)であるメモリーカードの裏返し状態の斜視図である。

図14は本実施形態3のメモリーカードの裏返し状態の模式的断面図である。

10 図15は本実施形態3のメモリーカードの製造において使用するマトリックス基板の底面図である。

図16は本実施形態3のメモリーカードの製造各工程の状態を示す断面図である。

図17は本発明の他の実施形態(実施形態4)であるメモリーカード 15 の裏返し状態の断面図である。

図18は本実施形態4のメモリーカードの底面図である。

図19は本実施形態4のメモリーカードの製造における半導体素子の取り付け状態を示す斜視図である。

図20は本実施形態4のメモリーカードの製造における半導体素子 20 の取り付け状態の一例を示す部分的断面図である。

図21は本実施形態4のメモリーカードの製造における半導体素子の取り付け状態の他の例を示す部分的断面図である。

図22は本発明の他の実施形態(実施形態5)であるメモリーカードの裏返し状態の断面図である。

25 図23は本実施形態4のメモリーカードの底面図である。

図24は本発明の他の実施形態(実施形態6)であるメモリーカード

の裏返し状態の斜視図である。

図25は本実施形態6のメモリーカードの裏返し状態の断面図である。

図26は本実施形態6のメモリーカードの製造各工程の状態を示す 断面図である。

図27は本実施形態6のメモリーカードの製造においてケースにCOBパッケージを取り付ける状態を示す斜視図である。

図28は本発明の他の実施形態(実施形態7)であるメモリーカードの裏返し状態の斜視図である。

10 図 2 9 は本実施形態 7 のメモリーカードの裏返し状態の断面図である。

図30は本実施形態7のメモリーカードの製造各工程の状態を示す断面図である。

図31は本実施形態7のメモリーカードの製造においてケースにC 15 OBパッケージを取り付ける状態を示す斜視図である。

図32は本実施形態7の変形例によるメモリーカードの裏返し状態の断面図である。

図33は本実施形態7の変形例によるメモリーカードの底面図である。

20 図34は本発明の他の実施形態(実施形態8)であるメモリーカードの裏面を示す底面図である。

図35は本実施形態8のメモリーカードの裏返し状態の断面図である。

図36は本発明の他の実施形態(実施形態9)であるメモリーカード 25 の裏返し状態の断面図である。

図37は本実施形態9のメモリーカードの底面図である。

BNSDOCID: <WO____02069251A1_I_3

図38は本実施形態9のメモリーカードの構成部品であるCOBパッケージの製造におけるチップボンディングからワイヤボンディングに 至る各工程の状態を示す断面図である。

図39は本実施形態9のメモリーカードの構成部品であるCOBパ 5 ッケージの製造におけるトランスファモールドの各段階での状態を示す 断面図である。

図40は本実施形態9のメモリーカードの構成部品であるCOBパッケージの製造におけるマトリックス基板の分断に係わる各段階の状態を示す断面図である。

10 図41は本実施形態9のメモリーカードの製造において使用するマトリックス基板の底面図である。

図42は本実施形態9のメモリーカードの製造においてケースに C O B パッケージを取り付ける状態を示す斜視図である。

図43は本出願人の提案によるメモリーカードの平面図である。

15 図44は図43のA-A線に沿う断面図である。

発明を実施するための最良の形態

本発明をより詳細に説明するために、添付の図面に従ってこれを説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。

(実施形態1)

本実施形態 1 は、電子装置として、メモリーチップを構成する 1 乃至複数の半導体素子を基板に搭載するとともに、前記メモリーチップを制御するコントロールチップを搭載するメモリーカードに本発明を適用した例について説明する。メモリーチップとしての半導体素子は、例えば、フラッシュメモリ [Flash Memory E E P R O M (Electrically Erasable

20

15

20

Programmable Read On Memory)〕を搭載し、例えば、32MBあるいは64MBの大容量のマルチメディアカードを構成する。

図1乃至図10は本発明の一実施形態(実施形態1)であるメモリーカードに係わる図である。図1乃至図4はメモリーカードの外観及びその断面構造に関する図であり、図5乃至図10はメモリーカードの製造に関する図である。

本実施形態1のメモリーカード1は、外観的には、図3及び図4に示すように、四角形の基板2と、この基板2の一面(例えば、第2の面2bに張り合わせるように形成される封止部3とからなっている。封止部3はトランスファモールドによって形成され、基板2の第2の面2b全域に均一の厚さで形成されている。封止部3は、例えば、エポキシ樹脂によって形成されている。

基板2のサイズは、例えば、長さ32mm、幅24mm、厚さ1.4mmとなり、基板2の厚さは0.6mmとなる。従って、封止部3の厚さは0.8mmに形成されている。

基板 2 は、例えばガラスエポキシ樹脂配線板からなり、表裏面は勿論のこととして内部にも配線 4 が形成されている。第 2 の面の裏側となる第 1 の面 2 a には配線 4 によって電極 4 a が設けられている。この外部電極端子 4 a は基板 2 の一辺に沿って並んで配置され、メモリーカード 1 の外部電極端子 4 a となる。即ち、メモリーカード 1 を、例えば、デジタルカメラのスロットに挿入した場合、前記外部電極端子 4 a はスロット内の電極端子と接触するようになる。

この外部電極端子4aは基板2を貫通するスルーホール内に充填された配線からなる導体4bを介して第2の面の配線4に電気的に繋がっている。

基板2の第1の面2aには、半導体素子5が固定されている。この半

導体素子5は図示しないが接着剤を介して基板2に固定されている。また、基板2の第2の面2b上に前記配線を形成する際、この配線材料で素子搭載パッドを形成し、この素子搭載パッド上に接着剤を介して半導体素子5を形成してもよい。

5 半導体素子5として、例えば、メモリーチップ5 aと、このメモリーチップ5 aを制御するコントロールチップ5 bが基板2に固定される。 半導体素子5の上面には電極(図示せず)が設けられている。この電極と半導体素子5の周囲に延在する所定の配線4は導電性のワイヤ6で電気的に接続されている。ワイヤ6は例えば、金線が使用されている。

10 メモリーカード1は、基板2の第2の面2bに半導体素子5を搭載し、 第2の面2bを封止部3で被う構造からなり、いわゆるCOBパッケー ジ構造となっている。

また、封止部 3 はトランスファモールドによって形成されるが、このトランスファモールド時、図 3 に示すように、円弧断面の溝 7 が外部電極端子 4 a が設けられる端とは反対側となる短辺に沿って設けられている。この溝 7 はメモリーカード 1 をスロットに挿入した後のメモリーカード 1 を引き出す際に使用される引出し用溝となる。即ち、メモリーカード 1 の使用後、使用者はこの溝 7 の縁に指先や爪を引っかけて容易にメモリーカード 1 をスロットから抜き出すことができる。

20 また、スロットに挿入する先端の1端は斜めに切り欠かれて方向性認識部8が形成されている。さらに、封止部3の平坦な表面にはメモリーカード1の機能や製品内容等が記載されたシール9が貼り付けられている。

つぎに、本実施形態1のメモリーカード1の製造方法について、図5 25 乃至図10を参照しながら説明する。図5(a)~(f)はメモリーカードの製造各工程の状態を示す断面図等であり、マトリックス状の基板

10

15

20

25

(以下マトリックス基板と呼称) 用意(a)、チップボンディング(b)、モールド(c)、マトリックス基板分離(d),(e)、方向性認識部形成(f)の図である。

最初に、図6及び図7に示すように、マトリックス基板2fを用意する。図6はマトリックス基板2fを裏返しにした図、即ちマトリックス基板2fの底面図であり、図7はマトリックス基板の模式的正面図である。

マトリックス基板2 f は、ガラスエポキシ樹脂配線板からなるとともに、縦横に単位基板領域1 5 が形成されている。図において示す点線枠で示す各部が単位基板領域1 5 であり、基板2 の構造になっている。このマトリックス基板2 f の各単位基板領域1 5 には半導体素子が搭載され、かつ所定部分のワイヤボンディングが行われ、トランスファモールドによってモールド体が全ての単位基板領域1 5 を被うように形成された後、点線に沿ってマトリックス基板2 f とモールド体を切断して各単位基板領域15 ごとに分離することによって多数のメモリーカード1 が製造される。

本実施形態1では、3列5行、合計で15の単位基板領域15が用意されたマトリックス基板2fが使用される。各単位基板領域15の構造は、既に説明した基板2の構造である。従って、マトリックス基板2fの厚さは0.8mmであり、単位基板領域15の大きさは長さ32mm、幅24mmの長方形である。図6には、第1の面2aが現れていることから、各単位基板領域15の外部電極端子4aが現れている。

また、単位基板領域15の一隅には打ち抜きによる貫通孔16が設けられている。この貫通孔16は直角三角形となり、その斜面部分がメモリーカード1の方向性認識部8を形成することになる。

マトリックス基板 2 f は、特に限定はされないが、多層構造のガラス

エポキシ樹脂配線板である。単位基板領域 1 5 は前述の基板 2 であることから、表裏面は勿論のこととして内部にも配線が形成されているが、ここでは各配線は省略してある。

このようなマトリックス基板2fに対して、図5(b)及び図8に示すように、チップボンディングが行われ、半導体素子5が固定される。半導体素子5として、メモリーチップ5 aと、このメモリーチップ5 aを制御するコントロールチップ5 bを固定する。半導体素子5 は図示しないが接着剤を介してマトリックス基板2fに固定される。また、マトリックス基板2fの第2の面2b上に配線を形成する際、この配線材料で素子搭載パッドを形成し、この素子搭載パッド上に接着剤を介して半導体素子を形成してもよい。搭載された半導体素子5の表面には、図示はしないが電極が設けられている。なお、半導体素子5の厚さは、0.28mm程度である。

つぎに、図8に示すように、各半導体素子5の電極18とマトリック ス基板2fの表面の配線部分であるワイヤボンディングパッド4cを導電性のワイヤ6で接続する。ワイヤ6は、例えば、直径27μm程度の金線からなっている。半導体素子5と配線を結ぶワイヤ6の高さは低く制御され、つぎの工程で形成されるモールド体で確実に被われるようにする。半導体素子5の電極18と配線を接続する接続手段は他の構成で もよい。

つぎに、図5 (c)に示すように、トランスファモールドによってマトリックス基板2fの第2の面2bに一定厚さのモールド体3a(封止部3)を形成する。モールド体3aは、例えば、エポキシ樹脂によって形成され、厚さ(高さ)0.6μmに形成される。図9はマトリックス基板の一面にモールド体を形成する状態を示す模式的断面図であり、図10はモールド時の樹脂の供給状態を示す下面側から見た模式図である。

10

15

20

図9に示すように、モールド金型20の下型21と上型22との間にワイヤボンディングが終了したマトリックス基板2fを型締めし、下型21に設けたポット23内に樹脂タブレットを入れ、下型21や上型22に組み込まれた図示しないヒータによる熱によって溶けだした樹脂24を、プランジャ25の突き上げによって上型22に設けたカル26内に送りだす。カル26からは、図10に示すようにランナー27が延在している。このランナー27は、下型21と上型22による型締めによって形成されたキャビティ28にゲート29を介して繋がっている。キャビティ28はマトリックス基板2fの全ての単位基板領域15を含む大きさに形成されている。

本実施形態1によるモールド金型20では、ポット23は2本設けられ、カル26からはそれぞれ2本のランナー27が延在して単一なキャビティ28に連通している。また、キャビティ28にはキャビティ28内に注入される樹脂24によって押し出される空気をキャビティ外に案内するエアーベント30が設けられている。また、上型22にはメモリーカード1の溝7を形成するための突条31が設けられている。

従って、図9に示すように、モールド金型20の型締めによってマトリックス基板2fを保持した後、ポット23内に予備加熱された樹脂タブレットをそれぞれ入れるとともに、プランジャ25で突き上げて溶けた樹脂24をキャビティ28内に注入して、図5(c)に示すようなモールド体3a(封止部3)を形成する。図5(c)はモールド金型20から取り出したマトリックス基板2fを示す断面図である。

つぎに、図5(d),(e)に示すように、図示しないダイシング装置のステージ35上に後に容易に除去できる接着剤33を用いて固定し、 25 その後回転するダイシングブレード36(例えば、厚さ200μm)でマトリックス基板2fを縦横に切断する。図5(d),(e)はマトリッ

クス基板2fを横方向(メモリーカード1の幅方向)に切断する状態を示す。横方向の切断が終了した後、ステージ35を90度回転させた後、縦方向(メモリーカード1の長さ方向)の切断を行う。これにより、基板2の第2の面2bに封止部3を張りつけた構造のメモリーカード1が略形成される。切断は図に示すような1枚のダイシングブレード36を用いて行う方法、または所定間隔に設定された複数枚のダイシングブレード36を用いて所定領域または全領域を切断する方法によって行う。

つぎに、長方形となったものの1隅、即ち、マトリックス基板2fの 状態で貫通孔16が設けられていた封止部部分を方向性認識部8に沿う 10 ように切断し、図5(f)に示す方向性認識部(インデックス)8が付いたメモリーカード1を製造する。このメモリーカード1の基板2の第 2の面2bにはシール9が張りつけられて使用可能なメモリーカード1 が製造されることになる。

モールド体3a(封止部3)の切断、即ち、単位基板領域15ごとの 分離は、ダイシングブレードによる切断以外の方法でもよい。例えば、 ルータ (エンドミル)の回転する剪断刃を、図11の矢印37に示すよ うに製品であるメモリーカードの輪郭線に沿うように移動してモールド 体3a及びマトリックス基板2fを切断する。

この際、ルータによる切断によって、メモリーカード1の方向性認識20 部 (インデックス) 8を形成することもできる。またルータでの切断によれば、ダイシングによって切断する場合と比較して、例えば方向性認識部 (インデックス) 8の加工など、隣接するメモリーカード1のパターンと直線でつながらない部分でもメモリーカード1の個片化工程で同時に切断することができる。

25 本実施形態1によれば以下の効果を有する。

(1)マトリックス基板2fの一面の各単位基板領域15に所定の半

10

l

導体素子5を搭載した後、一括してモールドを行い、その後、モールド体3aと共にマトリックス基板2fを縦横に切断することによって電子装置(メモリーカード)を製造できるため、従来のこの種製品の製造工数に比較して工数が少なくなり、電子装置(メモリーカード)のコスト低減が達成できる。

- (2)ケースを有さない構造のメモリーカード1においては、基板上に半導体素子を搭載することが可能な領域が広くなり、またモールド樹脂の厚さも大きくなる。従って、より大きなサイズの半導体素子5の搭載が可能になるとともに、半導体素子5の積層化が容易になる。従って、メモリーカード1の高機能化、大容量化が可能となる。
- (3)配線を有する基板 2 をパッケージを構成する一部材とし、かつ露出する基板 2 の一面に設けた電極 4 a をそのまま電子装置 (メモリーカード) の外部電極端子 4 a とすることができる。

(実施形態2)

- 15 図12は本発明の他の実施形態(実施形態2)であるメモリーカードの模式的断面図である。本実施形態2では、前記実施形態1において、図12に示すように、基板2の半導体素子5が固定される素子固定領域を一段窪んだ窪み40とするとともに、この窪み底に固定した半導体素子5の上にさらに半導体素子5を固定した構造となっている。
- 20 上段の半導体素子 5 においても、その電極は基板 2 の配線に接続する必要があることから、下段の半導体素子の電極が露出するようにずらして上段の半導体素子を重ねて固定する。チップボンディング後には、各半導体素子 5 の電極は、ワイヤ 6 によって基板 2 の配線 4 に接続される。ワイヤ 6 を接続する配線 4 (ワイヤボンディングパッド) は、図 1 2 の 25 場合と異なり、半導体素子 5 を固定する窪み 4 0 の底に配置することも可能である。

10

15

20

本実施形態2では、基板2に固定した半導体素子5の上にさらに一段以上重ねて半導体素子5を固定するものである。半導体素子5を多段に搭載することによって、メモリーカード1(電子装置)の高機能化が達成できる。また、半導体素子5としてメモリーチップを多段に搭載して増加させることによって、メモリーの大容量化が達成できる。

(実施形態3)

図13乃至図16は本発明の他の実施形態(実施形態3)であるメモリーカードに係わる図である。図13はメモリーカードの裏返し状態の斜視図であり、図14はメモリーカードの裏返し状態の模式的断面図である。

本実施形態 3 は基板の表面または裏面、即ち、第 1 の面または第 2 の面に端から端に亘って幅広の溝を設け、この溝底に半導体素子を固定するとともに、半導体素子の電極と配線とをワイヤで接続し、かつ溝を埋め戻すように絶縁性樹脂で塞ぐ構成である。溝は基板の第 1 の面に配列される外部電極端子の配列方向に沿って設けられる。溝を埋める絶縁性樹脂による封止部はトランスファモールドによって形成され、その形成においては溝の一端から他端に流れるようにして形成される。これは、実施形態 1 の場合と同様に、1 枚のマトリックス基板を縦横に分割して同時に複数のメモリーカードを製造するためである。半導体素子の電極に一端が接続されるワイヤが接続される配線は、第 1 の面または第 2 の面だけでなく溝底に配置してもよい。なお、これ以降の図においては、ワイヤボンディング用の配線等、一部を省略した図を用いて説明する場合がある。

本実施形態3のメモリーカード1は、図13及び図14に示すように、 25 実施形態1のメモリーカード1と異なり、第2の面2bには封止部が設けられず、外部電極端子4aが設けられる第1の面2a側に封止部3c が設けられている。封止部3 c は第1の面2 a に設けられる溝45を埋め戻すように形成される絶縁性樹脂によって形成されている。溝45は外部電極端子4 a の配列方向に沿い、かつ基板2の全長(全幅)に亘って設けられている。

5 封止部3 cはトランスファモールドによって形成されるとともに、後述するようにマトリックス基板の切断と共に切断されて形成される。封止部3 cの上面はモールド金型の平坦面に規定されて平坦となるとともに、前記モールド金型の平坦面は溝45を塞ぐとともに、溝45の両側の第1の面2 aに接触するため、封止部3 cの平坦な表面と第1の面2 aは略同一平面上とに位置するようになる。また、封止部3 cの溝45 の端に現れる側面は、マトリックス基板を切断する時にダイシングブレードで同時に切断されて形成されるため、基板2の側面と封止部3 cの側面も同じ平面上に位置する。

封止部3 c内には、実施形態1と同様に半導体素子5としてメモリー 15 チップ5 a やコントロールチップ5 b が固定され、かつ半導体素子5の 電極と基板2の配線がワイヤ6を介して電気的に接続されている。

本実施形態1のメモリーカード1はその外形は実施形態1と同じ寸法であるが、基板2の第1の面2aに溝45を設け、この溝45の溝底に半導体素子5を固定し、封止部3cで被う構造となることから、基板2の厚さは実施形態1の場合に比較して厚くなるが、基板2の第2の面2bに封止部を設けないことから、全体の厚さは薄くできる特長がある。基板2の厚さは、例えば0.8mmと薄くなる。溝45の深さは例えば0.6mmとなる。従って、メモリーカード1の薄型化を図ることができる。

25 本実施形態3の場合も実施形態2と同様に、基板2の素子固定領域を 一段窪ませてその窪み底に半導体素子を固定する構造の採用も、また半 導体素子の上に半導体素子を一段以上重ねて搭載する多段搭載構造も同様に適用でき、実施形態 1 と同様の高機能化,大容量化及び薄型化を図ることができる。また、この構造は以下の各実施形態でも採用できる。

本実施形態3のメモリーカード1は、以下の方法によって製造される。

5 図15はメモリーカードの製造において使用するマトリックス基板の底面図であり、図16はメモリーカードの製造各工程の状態を示す断面図である。

本実施形態3のメモリーカードの製造においては、実施形態1と同様にマトリックス基板を使用するが、このマトリックス基板2gは図15 10 及び図16(a)に示すように第1の面2aに溝45を設けた点が異なる。マトリックス基板2gは3行5列の配置で単位基板領域15が設けられているが、前記溝45は列方向、即ち、一列に並ぶ外部電極端子4aの配列方向に沿って各単位基板領域15を横切るように3本設けられている。従って、各単位基板領域15において溝45の両側に第1の面2aが存在する構造になる。マトリックス基板2gはその厚さが0.8mmとなり、溝45の深さは0.6mmになっている。

メモリーカード1を製造する場合、図16(a)に示すように、溝4 5を有するマトリックス基板2gを用意し、その後、図16(b)に示 すように、各単位基板領域15の溝45の底に図示しない接着剤(銀ペ ースト等)を用いて半導体素子5を固定する。半導体素子5として、メ モリーチップ5aと、このメモリーチップ5aを制御するコントロール チップ5bを固定する。

つぎに、図16(b)に示すように、各半導体素子5の図示しない電極とマトリックス基板2fの表面の図示しない配線(ワイヤボンディングパッド)を導電性のワイヤ6で接続する。

つぎに、図16(c)に示すように、トランスファモールドによって

20

10

マトリックス基板2gの第1の面2aに設けられた溝45部分のみを絶縁性樹脂からなるモールド体3aで塞ぐ。このモールド体3aにより半導体素子5やワイヤ6は被われる。このトランスファモールドでは、実施形態1と同様にトランスファモールドで封止(モールド)が行われるが、モールド型の一方、例えば、上型のパーティング面は平坦な面となり、この平坦な面が溝45を塞ぐようにしてマトリックス基板2fの第1の面2aに接触する。そして、3本の各溝45の一端側から樹脂が送りこまれる。樹脂は溝45に沿って流れ、5個の単位基板領域15の溝45部分を全て塞ぐようになる。この結果、封止部3cは均一の厚さ(高さ)となるとともに、その平坦な表面と第1の面2aは略同一平面上に位置することになる。

つぎに、図16(d)に示すように、図示しないダイシング装置のステージ35上に接着剤33を用いてマトリックス基板2gを固定した後、回転するダイシングブレード36でマトリックス基板2gを縦横に切断する。図16(d)はマトリックス基板2gを横方向(メモリーカード1の幅方向)に切断する状態を示す。横方向の切断が終了した後、ステージ35を90度回転させた後、図16(e)に示すように、縦方向(メモリーカード1の長さ方向)の切断を行う。切断は一枚のダイシングブレードによって順次行われるか、複数枚のダイシングブレードによる一回または数回の切断で行われる。

これにより、基板2の第1の面2aの溝45部分に封止部3cを形成したメモリーカード1が略形成される。

つぎに、長方形となったものの1隅、即ち、マトリックス基板2gの 状態で貫通孔16が設けられていた封止部部分を方向性認識部8に沿う ように切断し、図13に示す方向性認識部(インデックス)8が付いた メモリーカード1を製造する。このメモリーカード1の基板2の第2の 面2bにはシールが張りつけられて使用可能なメモリーカード1が製造されることになる。

本実施形態3では、基板2の一部に溝45を設け、この溝底に半導体素子5を搭載し、溝45を絶縁性の樹脂で埋めることから、樹脂の使用量の削減ができ、メモリーカード1のコストの低減が達成できる。

また、本実施形態3では、マトリックス基板の切断において、外部電極端子4aの配列方向の切断はマトリックス基板のみの切断となり、相互に異なる材質である基板と樹脂の切断に比較して切削性能が上がり、品質向上や切断コストの低減を図ることができる。

10 (実施形態 4)

5

15

20

25

図17乃至図21は本発明の他の実施形態 (実施形態4)であるメモリーカードに係わる図である。図17はメモリーカードの裏返し状態の断面図、図18はメモリーカードの底面図、図19はメモリーカードの製造における半導体素子の取り付け状態を示す斜視図、図20は半導体素子の取り付け状態の一例を示す部分的断面図、図21は半導体素子の取り付け状態の他の例を示す部分的断面図、図21は半導体素子の取り付け状態の他の例を示す部分的断面図である。

本実施形態 4 は実施形態 3 において、図 1 9 に示すように、溝 4 5 を埋める封止部 3 c を部分的とし、封止部 3 c が形成されない空間領域 5 0 に露出する溝底にフェイスダウンボンディングで半導体素子 5 を固定する構成である。例えば、図 2 0 に示すように、半導体素子 5 の電極 5 1 を有する面を溝底に対面させ、溝底に設けられたボンディングパッド 5 2 に半田等の接合材 5 3 を介して各電極 5 1 を電気的かつ機械的に接続したり、あるいは図 2 1 に示すように、溝底と半導体素子 5 との間に異方導電性接着剤 5 5 を介して半導体素子 5 の電極 5 1 を溝底のボンディングパッド 5 2 に電気的かつ機械的に固定するものである。

図20に示すボンディングパッド52に接合材53を介して電極5

1を固定する構造では、溝底と半導体素子5との間に絶縁性樹脂(アンダーフィル樹脂)を充填してアンダーフィル54を形成し、水分や異物が溝底と半導体素子5との間に入らないように配慮されている。図21に示す異方導電性接着剤55を使用するものでは、異方導電性接着剤55を半導体素子5の電極51とボンディングパッド52との間に圧縮させることによって異方導電性接着剤55の中の導電性粒子が相互に接触して電極51とボンディングパッド52とが電気的に接続される。

図17~図19は異方導電性接着剤55を用いる場合を示してある。また、特に限定はされないが、本実施形態では、封止部3cによって被われる半導体素子5はコントロールチップ5bとし、フェイスダウンボンディングによって搭載される半導体素子5はメモリーチップ5aとしたものである。

また、本実施形態では、空間領域50の外側に露出する半導体素子5の表面は溝45の縁の面、即ち第1の面2aから外側に突出しないようにするものである。例えば、半導体素子5の表面は基板2の表面(第1の面2a)と同一の平面上に位置するようにする。これは、メモリーカード1をスロットに挿入する際、引っ掛からないようにするためである。本実施形態のメモリーカード1の製造は、マトリックス基板を使用する実施形態3の製造において、溝45の一部に封止部3cを形成し、残りの部分は封止部3cで被わないことから、溝底の一部に半導体素子5を固定する。例えば、半導体素子5としてコントロールチップ5bを固定する。その後、この半導体素子5の電極と配線をワイヤ6で電気的に接続し、ついで前記半導体素子5及びワイヤ6を被うように封止部3cを溝底に部分的に接続する。

25 つぎに、封止部 3 c で被われない溝底に半導体素子 5 をフェイスダウンボンディングによって固定する。半導体素子 5 は、例えば、メモリー

15

チップ5 aを固定する。この場合、図20に示す接合材53を用いてメモリーチップ5 aの電極51と溝底のボンディングパッド52を接続する方法や、図21に示すように、異方導電性接着剤55でメモリーチップ5 aの電極51と溝底のボンディングパッド52を電気的に接続する。接合材53を使用する方法では、半導体素子5の固定後、絶縁性のアンダーフィル樹脂を半導体素子5と溝底との間に流し込み、その後このア

つぎに、マトリックス基板を単位基板領域ごとに分離するようにマトリックス基板を縦横に切断し、かつ一隅を斜めに切断して方向性認識部 10 8を形成して図17及び図18に示すようなメモリーカード1を複数製 造する。

ンダーフィル樹脂を硬化処理してアンダーフィル54を形成する。

本実施形態4では、溝45の一部を封止部3cで被い、封止部3cで被われない空間領域50の溝底にフェイスダウンボンディングによって半導体素子5を搭載することから、高速動作するチップのインダクタンス低減が図れる。

(実施形態5)

図22及び図23は本発明の他の実施形態(実施形態4)であるメモリーカードに係わる図である。図22はメモリーカードの裏返し状態の断面図、図23はメモリーカードの底面図である。

20 本実施形態 5 のメモリーカード 1 は、図 2 2 に示すように、基板 2 の表裏面、即ち、第 1 の面 2 a 及び第 2 の面 2 b にそれぞれ半導体素子 5 を搭載するとともに封止部 3 c , 3 で被った構造である。また、第 1 の面 2 a 及び第 2 の面 2 b において、半導体素子 5 の上にこの半導体素子 5 よりもサイズが小さい半導体素子 5 を固定し、いずれも図示しない各電を各配線をワイヤ 6 で電気的に接続する構造になっている。即ち、本実施形態 5 は実施形態 1 と実施形態 3 を一緒にした構成になっている。

本実施形態5のメモリーカード1の製造においては、実施形態3の図. 15で示すように溝45を有するマトリックス基板2gを使用するが、 溝底に2段に重ねて半導体素子5を搭載することから、溝45の深さは 深くなり、その分マトリックス基板2gの厚さも厚くなっている。

5 このような図示しないマトリックス基板において、最初に、各単位基板領域の溝底に所定の数の半導体素子5を固定する。また、各単位基板領域のマトリックス基板の第2の面2bにも所定の数の半導体素子5を固定する。この例ではマトリックス基板に半導体素子5を固定した後、この半導体素子5上にサイズの小さい半導体素子5を重ねて固定する。10 この固定時、下段の半導体素子5の電極が露出するように半導体素子5の固定を行う。

つぎに、各半導体素子5の電極と配線をワイヤ6で電気的に接続する。 つぎに、溝45を塞ぐように絶縁性樹脂を埋め込んで半導体素子5及 びワイヤ6を被うモールド体を形成するとともに、第2の面2b上の半 導体素子5及びワイヤ6を被うように第2の面2bの全域に絶縁性樹脂 でモールド体を形成する。これら両モールド体はモールド型を使用した トランスファモールドによって同時に形成する。

つぎに、マトリックス基板を単位基板領域ごとに分離するようにマトリックス基板を縦横に切断し、かつ一隅を斜めに切断して方向性認識部 20 8 を形成して図 2 3 及び図 2 2 に示すようなメモリーカード 1 を複数製造する。

本実施形態 5 によれば、基板 2 表裏面にそれぞれ半導体素子を搭載する構造であることから、メモリーカード 1 の高機能化及び大容量化を図ることができる。また、本実施形態 5 では半導体素子 5 の上に半導体素 子を固定する多段搭載構造であることから、さらに高機能化及び大容量 化を図ることができる。

10

15

20

(実施形態6)

本実施形態 6 から実施形態 9 に至る実施形態のメモリーカードは、実施形態 1 及び実施形態 3 乃至 5 のメモリーカードの製造において、マトリックス基板を縦横に分断し、方向性認識部を形成する切断を行う前の C O B パッケージを、プラスチックケースに嵌め込み接着固定した構成のものである。 C O B パッケージを構成する基板の一面に設けられる外部電極端子は露出する状態でケースに収容され、前記外部電極端子はメモリーカードの外部電極端子として使用される。また、長方形のプラスチックケースの 1 隅には斜めに延在する方向性認識部が設けられている。この方向性認識部は他の形状(構造)でもよいことは勿論である。

図24乃至図27は本発明の他の実施形態(実施形態 6)であるメモリーカードに係わる図である。図24はメモリーカードの裏返し状態の斜視図、図25はメモリーカードの裏返し状態の断面図、図26はメモリーカードの製造各工程の状態を示す断面図、図27はメモリーカードの製造においてケースにCOBパッケージを取り付ける状態を示す斜視図である。

本実施形態6のメモリーカード1は、図27に示すように、プラスチックで形成されるケース60の収容窪み62にCOBパッケージ61aを嵌め込み、図25に示すように、COBパッケージ61aを接着剤63で接着した構造になっている。メモリーカード1は、COBパッケージ61aを構成する基板2の一面に設けられる外部電極端子4aが露出する状態でCOBパッケージ61aがケース60に収容される構造になり、前記外部電極端子4aがメモリーカード1の外部電極端子として使用される構造になる(図24参照)。

25 即ち、本実施形態 6 のメモリーカード 1 は、プラスチックケースに実施形態 1 で形成する C O B パッケージ品を収容した構造になっている。

実施形態1ではモールド後マトリックス基板を縦横に切断し、その後方向性認識部を形成する切断を行ってメモリーカード1を製造するが、本実施形態ではマトリックス基板を縦横に切断して四角形のCOBパッケージを製造した後、このCOBパッケージをケース60に嵌め合い接着してメモリーカード1を製造する。また、ケース60の角には斜めに切断した方向性認識部8が設けられている。

ケース60は、樹脂(例えば、PPE: poly phenyl ether)で形成され、一面にCOBパッケージ61aを嵌め込む収容窪み62を有する単純な構造となっている。従って、成形コストも安価となる。

10 ケース60の外形寸法は、例えば、縦(長さ)32mm、横(幅)24mm、厚さ1.4mmとなっている。従って、COBパッケージ61aの外形寸法は、前記ケース60の収容窪み62に嵌め込むため、縦(長さ)28mm、横(幅)19mm、厚さ0.8mmとなっている。ケース60の窪み底の板厚は0.5mmとなっている。COBパッケージ61aを構成する基板2の厚さは0.21mmである。

つぎに、図26(a)~(d)を参照しながらCOBパッケージ61 aの製造について説明する。製造工程としては、その多くが実施形態1 の場合と同様であることから簡単に説明する。図26(a)~(d)は COBパッケージの製造各工程の状態を示す断面図であり、マトリック ス基板用意(a)、チップボンディング及びワイヤボンディング(b)、 モールド(c)、マトリックス基板分離(d)を示す図である。

図26(a)に示すように、本実施形態6のメモリーカード1の製造においても実施形態1の場合と同様なマトリックス基板2fを使用する。しかし、本実施形態6のマトリックス基板における単位基板領域15の 寸法は、例えば、長さ28mm、幅19mm、厚さ0.21mmと、ケース60に嵌め込む構造となることから、実施形態1の場合よりも小さ

くなる。

10

つぎに、図26(b)に示すように、マトリックス基板2fの第2の面2bにチップボンディングが行われ、半導体素子5として、メモリーチップ5a及びコントロールチップ5bを固定する。

5 つぎに、図26(b)に示すように、各半導体素子5の電極とマトリックス基板2fの表面の配線(ワイヤボンディングパッド)を導電性のワイヤ6で接続する。

つぎに、図26 (c) に示すように、常用のトランスファモールドによってマトリックス基板2fの第2の面2bに一定厚さのモールド体3aを形成する。

つぎに、図26(d)に示すように、図示しないダイシング装置によってマトリックス基板2fを縦横に切断し、単位基板領域15を含むCOBパッケージ61aを形成する。

つぎに、図27に示すように、外部電極端子4aが露出する状態でC 15 OBパッケージ61aをケース60に嵌め込み接着剤を介して固定し、 図24及び図25に示すようなメモリーカード1を製造する。

図43、図44にあるような従来構造のCOBパッケージでは、封止部3を形成する際に、封止樹脂の硬化時の体積変化によって、プラスチックケース60とCOBパッケージとの間の隙間部分(クリアランス)

- 20 の体積が変化する可能性があった。このようにケース60とCOBパッケージとの隙間部分の変化は、ケース60とCOBパッケージとの接着不良の原因になり得る。またケース60とCOBパッケージとの接着を確実に確保するために、ケース60とCOBパッケージとの隙間部分を大きく取り、その分供給する接着剤の量をあらかじめ多く設定すると、
- 25 接着剤はみ出しの原因になり得る。

これに比較して、本実施形態6のメモリーカード1においては、封止

樹脂24の硬化反応後にダイシングによって分割するために、配線基板2平面方向の寸法は封止樹脂24の硬化反応による体積変化の影響を受けないため、寸法精度を向上することができる。従って、特に平面方向において、ケース60の収容窪み62とCOBパッケージ61aとの間の隙間部分を減らすことができる。また、このように、COBパッケージ61aの側面と、収容窪み62の側面との隙間を狭くすることにより、低コストのペースト状接着剤を介してCOBパッケージ61aとケース60を接着する場合でも、接着剤のはみ出しを防ぐことができる。

また、図43、図44にあるような従来構造のCOBパッケージでは、トランスファモールド法による個別封止によって封止部を形成する場合、封止部の周囲の基板上には、樹脂注入ゲートや、樹脂注入路となるランナー、または金型キャビティのエアーベントが各装置領域の配線基板上に配置されるために、その部分に不要な樹脂パリが残る場合がある。このようなバリは、ケースとCOBパッケージとの接着不良や、基板の浮き/傾きの原因になり得る。さらに、このような樹脂パリによる不良を防ぐために、ケースとCOBパッケージとの隙間部分を余裕を持って確保し、その分供給する接着剤の量をあらかじめ多く設定すると、接着剤はみ出しの原因になり得る。

これに比較して、本実施形態 6 のメモリーカード 1 においては、ゲー 20 ト 2 9、ランナー 2 7、エアーベント 3 0 といった部分は、COBパッケージ 6 1 a となる部分の外側に配置され、ダイシングによって分離されるので、樹脂バリの発生を塞ぐことができ、ケース 6 0 との間の隙間部分を狭く設定することができる。

また、図43、図44にあるような従来構造のCOBパッケージでは、 25 封止部を形成する工程において、ポッティング法による個別封止を採用 する場合、ポッティング法に起因する封止部形状のばらつきが発生する。

10

15

このような形状ばらつきはキャップとCOBパッケージとの間の接着不良の原因になり得る。またキャップとCOBパッケージとの接着を確実に確保するために、その分供給する接着剤の量をあらかじめ多く設定すると、接着剤はみ出しの原因になり得る。

これに比較して、本実施形態6のメモリーカード1においては、モールド体3a周縁部の形状制御が困難なポッティング法を採用したとしても、複数の装置領域を一括で封止した後に周縁部とCOBパッケージ61aとをダイシングによって分割することで、形状ばらつきを少なくすることができ、ケース60とCOBパッケージ61aとの接着を良好に行うことができる。

また、図43、図44にあるような従来構造のCOBパッケージでは、 封止部の周囲に広がる薄い基板部分は強度が低く、メモリーカード使用 時に剥がれを発生する可能性が高い。こうした剥がれを防ぐためには、 前記基板部分の接着が必須であったが、凹凸を有するケースの収容窪み の周縁部にまで接着剤または接着テープを供給することは困難であり、 また、ペースト状接着剤の濡れ広がりを制御することが困難であった。

これに比較して、本実施形態6のメモリーカード1においては、COBパッケージ61aを構成する基板2の第2の面2b周縁部にも封止部3が形成されるため、COBパッケージ61aの周縁部の強度が高く、

20 メモリーカード1使用時の剥がれを防ぐことができる。

また、本実施形態6のメモリーカード1においては、ケース60の収容窪み62底部に大きな凹凸が無いために、接着剤、接着テープの供給が容易になり、また、ペースト状の接着剤の濡れ広がりの制御が容易になるという効果もある。

25 さらには、本実施形態 6 のメモリーカード 1 においては、使用時の剥がれ発生の可能性が低減されているので、 C O B パッケージ 6 1 a の主

に中央部のみペースト接着剤/接着テープを介してケース60と接着し、COBパッケージ61a周縁部または側壁部はケース60と接着しない構造を採用することができる。特にケース60との接着にペースト接着剤を採用した場合には、COBパッケージ61a周縁部または側壁部を接着しないことにより、接着剤漏れ出しの可能性を更に低減することができる。

(実施形態7)

図28乃至図31は本発明の他の実施形態(実施形態7)であるメモリーカードに係わる図である。図28はメモリーカードの裏返し状態の10 斜視図、図29はメモリーカードの裏返し状態の断面図、図30はメモリーカードの製造各工程の状態を示す断面図、図31はメモリーカードの製造においてケースにCOBパッケージを取り付ける状態を示す斜視図である。

本実施形態7のメモリーカード1は、図31に示すように、プラスチックで形成されるケース60の収容窪み62にCOBパッケージ61bを嵌め込み、図29に示すように、COBパッケージ61bを接着剤63で接着した構造になっている。メモリーカード1は、COBパッケージ61bを構成する基板2の一面に設けられる外部電極端子4aが露出する状態でCOBパッケージ61bがケース60に収容される構造になり、前記外部電極端子4aがメモリーカード1の外部電極端子として使用される構造になる(図28参照)。

即ち、本実施形態7のメモリーカード1は、プラスチックケースに実施形態3で形成するCOBパッケージ品を収容した構造になっている。 実施形態3ではモールド後マトリックス基板を縦横に切断し、その後方 向性認識部を形成する切断を行ってメモリーカード1を製造するが、本 実施形態ではマトリックス基板を縦横に切断して四角形のCOBパッケ

10

15

20

25

ージ61bを製造した後、このCOBパッケージ61bを実施形態6と同様のケース60に嵌め合い接着してメモリーカード1を製造する。

従って、本実施形態7においても実施形態3による効果の一部を有するとともに、実施形態6と同様にCOBパッケージ61bの封止部3がケースに収容されているため、堅牢で安価なメモリーカード1を得ることができる。

つぎに、図30(a)~(e)を参照しながらCOBパッケージ61bの製造について簡単に説明する。図30(a)~(e)はCOBパッケージの製造各工程の状態を示す断面図であり、マトリックス基板用意(a)、チップボンディング及びワイヤボンディング(b)、モールド(c)、マトリックス基板分離(d)、(e)を示す図である。

図30(a)に示すように、本実施形態6のメモリーカード1の製造においても実施形態3の場合と同様な溝45を有するマトリックス基板2gを使用する。しかし、本実施形態7のマトリックス基板における単位基板領域15の寸法は、例えば、長さ28mm、幅19mm、厚さ0.8mmと、ケース60に嵌め込む構造となることから、実施形態1の場合よりも小さくなる。

つぎに、図30(b)に示すように、マトリックス基板2gの第1の面2aに設けられた溝45の溝底にチップボンディングが行われ、半導体素子5として、メモリーチップ5a及びコントロールチップ5bを固定する。

つぎに、図30(b)に示すように、各半導体素子5の電極とマトリックス基板2gの表面の図示しない配線を導電性のワイヤ6で接続する。つぎに、図30(c)に示すように、実施形態3と同様のトランスファモールドによってマトリックス基板2gの第1の面2aに形成された 溝45を塞ぐようにモールド体3aを形成する。

つぎに、図30(d)に示すように、図示しないダイシング装置のステージ35上にマトリックス基板2gを接着剤33を介して固定し、ダイシングブレード36によってマトリックス基板2gを縦横に切断し、単位基板領域15を含むCOBパッケージ61bを形成する(図30(e)参照)。

つぎに、図31に示すように、外部電極端子4aが露出する状態でCOBパッケージ61bをケース60の収容窪み62に嵌め込み、接着剤63(図29参照)を介して固定し、図28及び図29に示すようなメモリーカード1を製造する。

10 本実施形態 7 のメモリーカード 1 は、実施形態 3 のメモリーカードが 有する効果の一部を有するばかりでなく、 C O B パッケージ 6 1 b の一 面と周縁がケース 6 0 によって被われて保護されるため、堅牢なメモリ ーカード 1 となる。

図32は本実施形態7の変形例によるメモリーカードの裏返し状態の断面図であり、図33は同じくメモリーカードの底面図である。この変形例はマトリックス基板の状態では溝45が3本設けられてメモリーカード1が製造されるが、この溝45は単位基板領域15の一方の端まで延在する形状になっている。従って、図32及び図33の状態では、封止部3cの端はケース60の内周縁まで延在するようになる。

20 この変形例では、溝45の溝幅が広くなることから、より大型の半導体素子の搭載が可能になり、高機能化及び大容量化が可能になる。

(実施形態8)

図34は本発明の他の実施形態(実施形態8)であるメモリーカードの裏面を示す底面図、図35はメモリーカードの裏返し状態の断面図で 25 ある。

本実施形態8のメモリーカード1は、ケース60の収容窪み62にC

10

15

OBパッケージ61cを嵌め込み接着した構造である。 COBパッケージ61cは、実施形態7のCOBパッケージ61bにおいて、溝45に部分的に封止部3cを形成し、封止部3cが形成されない領域に半導体素子5をフェイスダウンボンディングによって搭載するものであり、この封止形態は実施形態4による構造のものである。

フェイスダウンボンディングによる半導体素子5の搭載形態は、実施 形態4における図20の接合材53を用いて半導体素子5の電極51と 基板2のボンディングパッド52を電気的に接続するもの、または図2 1の異方導電性接着剤55を用いて半導体素子5の電極51と基板2の ボンディングパッド52を電気的に接続するもの等になる。図34及び 図35は異方導電性接着剤55によるものを示す。

本実施形態8のメモリーカード1は、実施形態7及び実施形態4が有する効果の一部を有するばかりでなく、COBパッケージ61cの一面と周縁がケース60によって被われて保護されるため、堅牢なメモリーカード1となる。

(実施形態9)

図36乃至図42は本発明の他の実施形態(実施形態9)であるメモリーカード及びその製造に係わる図である。

本実施形態 9 のメモリーカード 1 は、図4 2 に示すように、プラスチ 20 ックで形成されるケース 6 0 の収容窪み 6 2 に C O B パッケージ 6 1 d を嵌め込み、図 3 6 に示すように、C O B パッケージ 6 1 d を接着剤 6 3 で接着した構造になっている。メモリーカード 1 は、C O B パッケージ 6 1 d を構成する基板 2 の一面に設けられる外部電極端子 4 a が露出する状態で C O B パッケージ 6 1 d がケース 6 0 に収容される構造にな 5 、前記外部電極端子 4 a がメモリーカード 1 の外部電極端子として使用される構造になる (図 3 7 参照)。

10

即ち、本実施形態 9 のメモリーカード 1 は、プラスチックケースに実施形態 5 のように基板 2 の表裏面に半導体素子 5 を搭載し、それぞれを封止部 3 , 3 c で被った C O B パッケージ 6 1 d を収容した構造になっている。また、この C O B パッケージ 6 1 d は、実施形態 7 の変形例のように封止部 3 c の端はケース 6 0 の内周縁まで延在する構造となり、より大型の半導体素子の搭載が可能になっている。

本実施形態 9 は、基板 2 の表裏面に半導体素子 5 を搭載する構造であること、半導体素子 5 を多段に搭載する構造であること、溝 4 5 の幅を広くしてより大型の半導体素子 5 の搭載を可能にする構造であることによって、メモリーカード 1 の高機能化及び大容量化が達成できる。

また、COBパッケージ61dをケース60の収容窪み62に収容固定する構造であり、COBパッケージ61dの一面及び周縁はケース60で保護されるため、より堅牢なメモリーカード1となる。

つぎに、図38~図40及び図41を参照しながらCOBパッケージ1561dの製造について簡単に説明する。図38(a)~(e)はCOBパッケージの製造におけるチップボンディングからワイヤボンディングに至る各工程の状態を示す断面図である。図39(a)~(d)はCOBパッケージの製造におけるトランスファモールドの各段階での状態を示す断面図である。図40(a)~(c)はCOBパッケージの製造におけるマトリックス基板の分断に係わる各段階の状態を示す断面図である。

本実施形態 9 のメモリーカード 1 の製造においては、図 4 1 及び図 3 8 (a)に示すようなマトリックス基板 2 hが使用される。このマトリックス基板 2 h は、実施形態 3 の場合と同様に溝 4 5 を有するマトリックス基板 2 h となる。しかし、このマトリックス基板 2 h の溝 4 5 は、隣接する単位基板領域 1 5 の端にまで到達する幅広で、マトリックス基

板2hを縦横に切断分離した状態では、一方の溝の端は切断代となり消滅して実施形態7の図32のようになり、半導体素子5の搭載可能領域の拡大が図られている。

つぎに、図38(b)に示すように、マトリックス基板2hの第1の 5 面2aに設けられた溝45の溝底にチップボンディングが行われる。

つぎに、図38(c)に示すように、マトリックス基板2hを裏返し、マトリックス基板2hの平坦な第2の面2bにチップボンディングが行われる。前記マトリックス基板2hの表裏面への半導体素子5の固定においては、メモリーカード1として所定の機能を果たすべく、複数のメモリーチップとこれらを制御するコントロールチップが固定される。

つぎに、図38(d)に示すように、マトリックス基板2hを裏返し、 構底に固定した半導体素子5の電極とマトリックス基板2hの表面の図 示しない配線を導電性のワイヤ6で接続する。

つぎに、図38(e)に示すように、マトリックス基板2hを裏返し、 15 平坦な第2の面2bに固定した半導体素子5の電極とマトリックス基板 2hの表面の図示しない配線を導電性のワイヤ6で接続する。

つぎに、ワイヤボンディングが終了したマトリックス基板 2 h は、図3 9 (a) に示すように、トランスファモールド装置のモールド金型 2 0 の下型 2 1 と上型 2 2 の間に型締めされる。図 3 9 は溝 4 5 の延在方向に沿う断面図である。

下型21と上型22による型締めによってマトリックス基板2hの表裏両面側にキャビティ28が形成される。また、このキャビティ28には、図9と同様にランナー27が連なる。ランナー27とキャビティ28との境界部分がゲート29となる。また、このゲート29の反対側のキャビティ28端には図示しないエアーベントが位置している。

図示しないプランジャの注入動作によって、図39 (b) に示すよう

10

20

に、ランナー27内を流れる樹脂24はゲート29を通ってキャビティ28内に流入する。キャビティ28内全体に樹脂24が充填されると、樹脂24のキュアーが行われて図39(c)に示すように樹脂24が硬化してモールド体3aが形成される。

5 つぎに、図39 (d) に示すように、モールド型からモールド体3a が設けられたマトリックス基板2hを取り出す。

つぎに、モールドが終了したマトリックス基板 2 h を図 4 0 (a) に示すように、図示しないダイシング装置のステージ 3 5 上にマトリックス基板 2 h を接着剤 3 3 で固定し、図 4 0 (b), (c) に示すように、

10 ダイシングブレード36によってマトリックス基板2hを縦横に切断し、 単位基板領域15を含むCOBパッケージ61dを形成する(図42参 照)。

つぎに、図42に示すように、外部電極端子4aが露出する状態でCOBパッケージ61dをケース60の収容窪み62に嵌め込み、接着剤1563(図36参照)を介して固定し、図36及び図37に示すようなメモリーカード1を製造する。

本実施形態 9 のメモリーカード 1 は、実施形態 5 のメモリーカードが有する効果の一部を有するばかりでなく、 C O B パッケージ 6 1 d の一面と周縁がケース 6 0 によって被われて保護されるため、堅牢なメモリーカード 1 となる。

以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。

以上の説明では主として本発明者によってなされた発明をその背景 25 となった利用分野であるメモリーカードの製造に適用した場合について 説明したが、それに限定されるものではない。

本発明は少なくともCOBパッケージ構造の電子装置には適用できる。

本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。

- 5 (1)安価なパッケージ構造の電子装置を提供することができる。
 - (2) 高機能化でかつ大容量化が可能な安価なパッケージ構造の電子 装置を提供することができる。
 - (3) 高機能化でかつ大容量化が可能な安価なメモリーカードを提供することができる。
- 10 本明細書に記載された各々の発明は、本明細書に記載された全ての課題を解決する構成に限定されるものではなく、特定の1つまたは複数の課題のみを解決する構成も含むものである。

産業上の利用可能性

15 以上のように、本発明に係わる電子装置としてのメモリーカードは、 デジタルカメラやオーディオプレーヤ等において、高機能,大容量化で かつ安価な記憶媒体として使用することができる。また、本発明による メモリーカードの製造方法は、従来のこの種製品の製造工数に比較して 工数を少なくすることができるため、メモリーカードの製造コストをさ らに低減することができる。

請 求 の 範 囲

- 1. 第1の面及び前記第1の面の裏面となる第2の面を有するメモリーカードであって、
- 5 主面及び裏面を有する配線基板と、

前記配線基板の裏面上に形成された複数の外部電極端子と、

前記配線基板の主面上に形成された複数の配線と、

前記配線基板の主面上に配置されており、前記複数の配線を介して前記複数の外部接続端子と電気的に接続した半導体素子と、

10 前記配線基板の裏面上に形成されており、前記半導体素子を被う絶縁 性樹脂からなる封止部とを有しており、

前記複数の外部電極端子及び前記配線基板の裏面は前記メモリーカードの第1の面に露出しており、

前記封止部は前記メモリーカードの第2の面に露出していることを 15 特徴とするメモリーカード。

- 2. 前記封止部は、前記複数の配線の上部を被うことを特徴とする請求の範囲第1項記載のメモリーカード。
- 3. 前記半導体素子はコントロールチップとメモリーチップによって構成されることを特徴とする請求の範囲第1項記載のメモリーカード。
- 20 4. 前記半導体素子は、前記配線基板の主面上に配置された第1の半導体チップと、前記第1の半導体チップの上部に配置された第2の半導体チップとを有していることを特徴とする請求の範囲第1項記載のメモリーカード。
- 5. 前記配線基板の主面上において、前記半導体素子が固定される素子 25 固定領域は一段窪み、前記窪み底に前記半導体素子が固定されていることを特徴とする請求の範囲第4項記載のメモリーカード。

BNSDOCID: <WO_____02069251A1_I_>

- 6. 前記配線基板及び封止部の縁には方向性認識部が設けられていることを特徴とする請求の範囲第1項記載のメモリーカード。
- 7. 主面及び裏面を有する配線基板と、

前記配線基板の裏面上に形成された複数の外部電極端子と、

5 前記配線基板の主面上に形成された複数の配線と、

前記配線基板の主面上に配置されており、前記複数の配線を介して前記複数の外部電極端子と電気的に接続した半導体素子と、

前記配線基板の裏面上に形成されており、前記半導体素子を被う絶縁 性樹脂からなる封止部とを有しているメモリーカードであって、

- 10 前記配線基板と前記封止部が接着する界面は、前記メモリーカードの 側面に露出していることを特徴とするメモリーカード。
 - 8.(a)主面上に単位基板領域を有し、かつ裏面上に複数の外部電極端 子を有する配線基板を準備する工程と、
- (b)前記単位基板領域に半導体チップを配置し、前記半導体チップ 15 を前記複数の外部電極端子と電気的に接続する工程と、
 - (c)前記単位基板領域、及びその周囲の配線基板の主面上に、前記 半導体チップを封止する封止体を形成する工程と、
- (d)前記封止体及び前記配線基板を、前記単位基板領域とその周囲との間で同時に切断し、前記単位基板領域の配線基板、単位基板領域上の封止部、半導体チップ及び複数の外部電極端子によって構成される個片部を形成する工程と、
 - (e) 窪みを有するケースを準備する工程と、
 - (f)前記窪みの底部に、前記封止部を接着し、前記個片部を前記窪 みの内部に固定する工程とを有することを特徴とする電子装置の製造方 法。
 - 9. 前記(d)工程における切断は、ダイシングによって行うことを特

徴とする請求の範囲第8項記載の電子装置の製造方法。

- 10. 前記(e)工程において準備されるケースには、方向性認識部が 形成されていることを特徴とする請求の範囲第8項記載の電子装置の製 造方法。
- 5 11. 前記(f)工程は、前記ケースの窪みの底部にペースト状の接着 剤を供給する工程と、前記ペースト状の接着剤を介して前記個片部を前 記窪みの内部に配置する工程と、前記接着剤を硬化して前記個片部の封 止部と前記窪みの底部を前記接着剤を介して接着する工程とを有するこ とを特徴とする請求の範囲第8項記載の電子装置の製造方法。
- 10 12.前記(b)工程において配置される半導体チップはメモリーチップとコントロールチップとを含み、前記製造工程によって形成される電子装置はメモリーカードであることを特徴とする請求の範囲第8項記載の電子装置の製造方法。
- 13.(a)主面上に第1及び第2の単位基板領域を有し、前記第1の単位基板領域の裏面上に第1の複数の外部電極端子を有し、前記第2の単位基板領域の裏面上に第2の複数の外部電極端子を有する配線基板を準備する工程と、
- (b)前記第1の単位基板領域に第1の半導体チップを配置し、前記第1の半導体チップを前記第1の複数の外部電極端子と電気的に接続し、20 かつ前記第2の単位基板領域に第2の半導体チップを配置し、前記第2の半導体チップを前記第2の複数の外部電極端子と電気的に接続する工程と、
 - (c)前記第1及び第2の単位基板領域上に、前記第1及び第2の半導体チップを封止する封止体を形成する工程と、
- 25 (d) 前記第1の単位基板領域と前記第2の単位基板領域との間で、 前記封止体及び配線基板を同時に切断し、前記第1の単位基板領域の配

BNSDOCID: <WO____02069251A1_I_>

5

線基板、第1の単位基板領域上の第1の封止部、第1の半導体チップ及び第1の複数の外部電極端子によって構成される第1の個片部と、前記第2の単位基板領域の配線基板、第2の単位基板領域上の第2の封止部、第2の半導体チップ及び第2の複数の外部電極端子によって構成される第2の個片部とを形成する工程と、

- (e) 窪みを有する第1のケースを準備する工程と、
- (f)前記第1のケースの窪みの底部に、前記第1の封止部を接着し、前記第1の個片部を前記第1のケースの窪みの内部に固定する工程とを有することを特徴とする電子装置の製造方法。
- 10 1 4 · (g) 窪みを有する第2のケースを準備する工程と、
 - (f)前記第2のケースの窪みの底部に、前記第2の封止部を接着し、前記第2の個片部を前記第2のケースの窪みの内部に固定する工程とをさらに有することを特徴とする請求の範囲第13項記載の電子装置の製造方法。
- 15 15. 前記(d)工程における切断は、ダイシングによって行うことを 特徴とする請求の範囲第13項記載の電子装置の製造方法。
 - 16. 前記(e)工程において準備される第1のケースには、方向性認識部が形成されていることを特徴とする請求の範囲第13項記載の電子装置の製造方法。
- 20 17.前記(f)工程は、前記第1のケースの窪みの底部にベースト状の接着剤を供給する工程と、前記ベースト状の接着剤を介して前記第1の個片部を前記窪みの内部に配置する工程と、前記接着剤を硬化して前記第1の封止部と前記窪みの底部を前記接着剤を介して接着する工程とを有することを特徴とする請求の範囲第13項記載の電子装置の製造方
- 25 法。
 - 18. 前記(b)工程において配置される第1及び第2の半導体チップ

5

10

20

のそれぞれはメモリーチップとコントロールチップとを含み、前記製造工程によって形成される電子装置はメモリーカードであることを特徴とする請求の範囲第13項記載の電子装置の製造方法。

19.第1の面に複数の外部電極端子を露出させる配線を有する基板と、前記第1の面の裏面となる第2の面又は前記第1の面に前記外部電極端子の配列方向に沿い、かつ前記基板の全長に亘って設けられる溝と、前記溝を塞ぐように埋め込まれる絶縁性樹脂からなる封止部と、

前記封止部に被われ、前記溝底に固定され、電極が接続手段を介して 前記配線に電気的に接続される1乃至複数の半導体素子を有する電子装 置。

- 20. 前記封止部の表面は平坦となり、前記表面は前記溝の両側の基板表面と略同じ高さになっていることを特徴とする請求の範囲第19項記載の電子装置。
- 21. 前記基板は四角形となり、前記溝底にはメモリーチップを構成す 31万至複数の半導体素子と、前記メモリーチップを制御するコントロ ールチップが固定されてメモリーカードが構成されていることを特徴と する請求の範囲第19項記載の電子装置。
 - 22.前記基板の前記半導体素子が固定される素子固定領域は一段窪み、前記窪み底に前記半導体素子が固定されていることを特徴とする請求の 範囲第19項記載の電子装置。
 - 23.前記半導体素子の上に半導体素子が一段以上重ねて固定され、各半導体素子の電極が露出するように上段の半導体素子はずれて固定され、各電極は前記接続手段を介して前記配線に接続されていることを特徴とする請求の範囲第19項記載の電子装置。
- 25 24. 単位基板領域が縦横に整列配置形成され、第1の面の前記各単位 基板領域に複数の外部電極端子を露出させ、前記第1の面の裏面となる

第2の面又は前記第1の面に前記外部電極端子の配列方向に沿うととも に前記基板の全長に亘って設けられる溝を有し、かつ配線を有する基板 を用意する工程と、

前記基板の前記各単位基板領域の溝底に1乃至複数の半導体素子を 5 固定する工程と、

前記半導体素子の電極と前記配線を電気的に接続する工程と、

前記半導体素子及び前記接続手段を被い前記溝を塞ぐように絶縁性 樹脂を埋め込んで封止部を形成する工程と、

前記基板及び前記封止部を前記単位基板領域ごとに分離する工程と 10 を有する電子装置の製造方法。

- 25. 前記封止部の表面を平坦に形成するとともに、封止部の表面を前記溝の両側の基板表面と略同じ高さに形成することを特徴とする請求の範囲第24項記載の電子装置の製造方法。
- 26.前記溝底にメモリーチップを構成する1乃至複数の半導体素子と、 15 前記メモリーチップを制御するコントロールチップを固定するとともに、 前記基板を四角形状に形成してメモリーカードを形成することを特徴と する請求の範囲第24項記載の電子装置の製造方法。
 - 27. 前記基板の溝底に窪みを設け、この窪み底に前記半導体素子を固定することを特徴とする請求の範囲第24項記載の電子装置の製造方法。
- 20 28.前記半導体素子の上に下段の半導体素子の電極が露出するように ずらして半導体素子を一段以上重ねて固定し、その後、各半導体素子の 電極と前記配線を前記接続手段を介して電気的に接続することを特徴と する請求の範囲第24項記載の電子装置の製造方法。
- 29.第1の面に複数の外部電極端子を露出させる配線を有する基板と、 前記第1の面の裏面となる第2の面又は前記第1の面に前記外部電 極端子の配列方向に沿い、かつ前記基板の全長に亘って設けられる溝と、

前記溝の一部を塞ぐように埋め込まれる絶縁性樹脂からなる封止部と、

前記封止部に被われ、前記溝底に固定され、電極が接続手段を介して 前記配線に電気的に接続される1乃至複数の半導体素子と、

- 5 前記封止部に被われない溝内に固定され、電極が接続手段を介して前 記配線に電気的に接続される1乃至複数の半導体素子とを有することを 特徴とする電子装置。
- 30.前記封止部に被われない溝内に固定される半導体素子は電極を有する面が前記溝底に対面し異方導電性接着剤によって溝底の配線と電極 10 が電気的に接続され、かつ半導体素子の表面は前記溝の両側の基板表面 から突出しないことを特徴とする請求の範囲第29項記載の電子装置。
 - する面が前記溝底に対面し溝底の配線と電気的に接続され、前記溝底と 半導体素子との間にはアンダーフィル樹脂が充填され、かつ半導体素子 の表面は前記溝の両側の基板表面から突出しないことを特徴とする請求 の範囲第29項記載の電子装置。

31. 前記封止部に被われない溝内に固定される半導体素子は電極を有

- 3 2. 前記基板は四角形となり、前記基板にはメモリーチップを構成する1乃至複数の半導体素子と、前記メモリーチップを制御するコントロールチップが固定されてメモリーカードが構成されていることを特徴とする請求の範囲第29項記載の電子装置。
- 33.単位基板領域が縦横に整列配置形成され、第1の面の前記各単位 基板領域に複数の外部電極端子を露出させ、前記第1の面の裏面となる 第2の面又は前記第1の面に前記外部電極端子の配列方向に沿うととも に前記基板の全長に亘って設けられる溝を有し、かつ配線を有する基板 を用意する工程と、

前記基板の前記各単位基板領域の溝底の偏った位置に1乃至複数の

15

20

半導体素子を固定する工程と、

前記半導体素子の電極と前記配線を電気的に接続する工程と、

前記半導体素子及び前記接続手段を被い前記溝の一部を塞ぐように 絶縁性樹脂を埋め込んで封止部を形成する工程と、

5 前記封止部によって塞がれない溝底に半導体素子を固定するととも に、該半導体素子の電極と前記配線を接続手段を介して電気的に接続す る工程と、

前記基板及び前記封止部を前記単位基板領域ごとに分離する工程とを有する電子装置の製造方法。

- 10 34. 半導体素子の電極を有する面を前記封止部に被われない溝底に対面させ、前記溝底と半導体素子との間に異方導電性接着剤を介在させて前記半導体素子の電極と前記溝底の配線とを機械的電気的に接続することを特徴とする請求の範囲第33項記載の電子装置の製造方法。
- 35. 半導体素子の電極を有する面を前記封止部に被われない溝底に対 15 面させ、前記溝底の配線と前記半導体素子の電極を半田を介して接合することを特徴とする請求の範囲第33項記載の電子装置の製造方法。
 - 36.前記基板にメモリーチップを構成する1乃至複数の半導体素子と、前記メモリーチップを制御するコントロールチップを固定するとともに、前記基板を四角形状に形成してメモリーカードを形成することを特徴とする請求の範囲第33項記載の電子装置の製造方法。
 - 37.第1の面に複数の外部電極端子を露出させる配線を有する基板と、 前記第1の面の裏面となる第2の面全域を被うように設けられる絶 縁性樹脂からなる封止部と、

前記溝を塞ぐように埋め込まれる絶縁性樹脂からなる封止部と、

前記各封止部において、封止部に被われ、前記基板に固定され、電極 が接続手段を介して前記配線に電気的に接続される1乃至複数の半導体 素子を有する電子装置。

- 38. 前記封止部の表面は平坦となり、前記表面は前記溝の両側の基板 表面と略同じ高さになっていることを特徴とする請求の範囲第37項記載の電子装置。
 - 39. 前記基板は四角形となり、前記基板にはメモリーチップを構成する1乃至複数の半導体素子と、前記メモリーチップを制御するコントロールチップが固定されてメモリーカードが構成されていることを特徴とする請求の範囲第37項記載の電子装置。
 - 40.単位基板領域が縦横に整列配置形成され、第1の面の前記各単位基板領域に複数の外部電極端子を露出させ、前記第1の面に前記外部電極端子の配列方向に沿うとともに前記基板の全長に亘って設けられる溝を有し、かつ配線を有する基板を用意する工程と、
- 15 前記基板の前記各単位基板領域の溝底に1乃至複数の半導体素子を 固定する工程と、

前記各単位基板領域における前記基板の前記第1の面の裏面となる 第2の面に1乃至複数の半導体素子を固定する工程と、

前記各半導体素子の電極と前記配線を接続手段を介して電気的に接 20 続する工程と、

前記溝を塞ぐように絶縁性樹脂を埋め込んで前記半導体素子及び前記接続手段を被う封止部を形成するとともに、前記第2の面上の前記半導体素子及び前記接続手段を被うように前記基板の第2の面全域に絶縁性樹脂で封止部を形成する工程と、

25 前記基板及び前記封止部を前記単位基板領域ごとに分離する工程と を有する電子装置の製造方法。

- 41. 前記封止部の表面を平坦に形成するとともに、前記溝を埋め込むように形成する封止部の表面を前記溝の両側の基板表面と略同じ高さに形成することを特徴とする請求の範囲第40項記載の電子装置の製造方法。
- 5 42.前記基板にメモリーチップを構成する1乃至複数の半導体素子と、前記メモリーチップを制御するコントロールチップを固定するとともに、前記基板及び前記封止部を四角形状に形成してメモリーカードを形成することを特徴とする請求の範囲第40項記載の電子装置の製造方法。43.一面に収容窪みを有するケースと、
- 10 前記収容窪みに挿嵌接着されるCOBパッケージとを有し、 前記COBパッケージは、

第1の面に複数の外部電極端子を露出させる配線を有する基板と、 前記第1の面の裏面となる第2の面又は前記第1の面に前記外部電 極端子の配列方向に沿い、かつ前記基板の全長に亘って設けられる溝と、

15 前記溝を塞ぐように埋め込まれる絶縁性樹脂からなる封止部と、

前記封止部に被われ、前記溝底に固定され、電極が接続手段を介して 前記配線に電気的に接続される1乃至複数の半導体素子を含み、

前記外部電極端子が露出するように前記ケースに接着されていることを特徴とする電子装置。

- 20 4 4 . 前記基板には、メモリーチップを構成する1乃至複数の半導体素子と、前記メモリーチップを制御するコントロールチップが固定されてメモリーカードが構成されていることを特徴とする請求の範囲第43項記載の電子装置。
- 45. 前記ケースの縁には方向性認識部が設けられていることを特徴と 25 する請求の範囲第43項記載の電子装置。
 - 46. 一面に収容窪みを有するケースと、

前記収容窪みに挿嵌接着されるCOBパッケージとを有し、 前記COBパッケージは、

第1の面に複数の外部電極端子を露出させる配線を有する基板と、

前記第1の面の裏面となる第2の面又は前記第1の面に前記外部電 極端子の配列方向に沿い、かつ前記基板の全長に亘って設けられる溝と、 前記溝の一部を塞ぐように埋め込まれる絶縁性樹脂からなる封止部 と、

前記封止部に被われ、前記溝底に固定され、電極が接続手段を介して 前記配線に電気的に接続される1乃至複数の半導体素子と、

10 前記封止部に被われない溝内に固定され、電極が接続手段を介して前 記配線に電気的に接続される1乃至複数の半導体素子とを含み、

前記外部電極端子が露出するように前記ケースに接着されていることを特徴とする電子装置。

- 47. 前記基板には、メモリーチップを構成する1乃至複数の半導体素 15 子と、前記メモリーチップを制御するコントロールチップが固定されて メモリーカードが構成されていることを特徴とする請求の範囲第46項 記載の電子装置。
 - 48. 前記ケースの縁には方向性認識部が設けられていることを特徴とする請求の範囲第46項記載の電子装置。
- 20 49. 一面に収容窪みを有するケースと、

前記収容窪みに挿嵌接着されるCOBパッケージとを有し、

前記COBパッケージは、

第1の面に複数の外部電極端子を露出させる配線を有する基板と、

前記第1の面の裏面となる第2の面全域を被うように設けられる絶

25 縁性樹脂からなる封止部と、

前記第1の面に前記外部電極端子の配列方向に沿い、かつ前記基板の

BNSDOCID: <WO____02069251A1_i_>

5

全長に亘って設けられる溝と、

前記溝を塞ぐように埋め込まれる絶縁性樹脂からなる封止部と、

前記各封止部において、封止部に被われ、前記基板に固定され、電極 が接続手段を介して前記配線に電気的に接続される1乃至複数の半導体 素子を含み、

前記外部電極端子が露出するように前記ケースに接着されていることを特徴とする電子装置。

50. 前記基板には、メモリーチップを構成する1乃至複数の半導体素子と、前記メモリーチップを制御するコントロールチップが固定されて10 メモリーカードが構成されていることを特徴とする請求の範囲第49項記載の電子装置。

51. 前記ケースの縁には方向性認識部が設けられていることを特徴とする請求の範囲第49項記載の電子装置。

BNSDOCID: <WO____02069251A1_I_>

FIG.1




FIG.2




FIG.3





FIG.4









FIG.6







BNSDOCID: <WO____02069251A1_I_>




FIG.10




FIG.11




FIG.12




FIG.13




FIG.14




FIG.15








FIG.16












FIG.17






FIG.18





13/27

FIG.20




FIG.21




FIG.22




FIG.23





FIG.24



15/27

FIG.25









FIG.26
















FIG.29








FIG.32




FIG.33




FIG.34




FIG.35




FIG.36






FIG.37



(3)

FIG.38



22/27

FIG.39






FIG.40












FIG.41









INTERN LIONAL SEARCH REPORT

International application No.
PCT/JP02/00536

	FICATION OF SUBJECT MATTER C17 G06K19/077				
	•	a contract and the			
According to International Patent Classification (IPC) or to both national classification and IPC					
B. FIELDS	SEARCHED	v classification symbols)			
Minimum documentation searched (classification system followed by classification symbols) Int.Cl ⁷ G06K19/00-19/18, B42D15/10					
			the Colds assessed		
Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Jitsuyo Shinan Koho 1926–1996 Toroku Jitsuyo Shinan Koho 1994–2002					
Kokai	Kokai Jitsuyo Shinan Koho 1971-2002 Jitsuyo Shinan Toroku Koho 1996-2002				
Electronic da	ata base consulted during the international search (name	of data base and, where practicable, sear	ch terms used)		
C. DOCUMENTS CONSIDERED TO BE RELEVANT					
Category*	Citation of document, with indication, where app	propriate, of the relevant passages	Relevant to claim No.		
A	JP 63-120694 A (Seiko Keiyo I	Kogyo Kabushiki	1-51		
	Kaisha), 25 May, 1988 (25.05.88),				
	Full text; all drawings				
	(Family: none)	,			
A	JP 3-138967 A (Mitsubishi Ele	ectric Corp.),	5,22,27		
	13 June, 1991 (13.06.91), Full text; all drawings	,			
	(Family: none)				
	јр 2000-123141 A (Hitachi Ma	vell Ltd).	19-23,24-28,		
A	28 April, 2000 (28.04.00),	ACII, ICCI,,	29-31,33-35,		
	Full text; all drawings		37-38,40-41, 43,46,49		
	(Family: none)		43,40,43		
	<u>.</u>	-	, ,		
		Coe petent family onney			
Further documents are listed in the continuation of Box C. See patent family annex.					
* Special categories of cited documents: "T" later document published after the international filing date or priority date and not in conflict with the application but cited to priority date and not in conflict with the application but cited to priority date and not in conflict with the application but cited to					
considered to be of particular relevance "X" document of particular relevance; the claimed invention can			claimed invention cannot be		
date	nent which may throw doubts on priority claim(s) or which is	considered novel or cannot be considered step when the document is taken along	e		
cited to establish the publication date of another citation or other special reason (as specified)		"Y" document of particular relevance; the considered to involve an inventive ste	ep when the document is		
"O" document referring to an oral disclosure, use, exhibition or other		combined with one or more other suc combination being obvious to a perso	h documents, such		
means "P" document published prior to the international filing date but later than the priority date claimed		"&" document member of the same patent			
Date of the actual completion of the international search		Date of mailing of the international search report			
14 N	May, 2002 (14.05.02)	28 May, 2002 (28.0	5.02)		
Name and r	mailing address of the ISA/	Authorized officer			
Japanese Patent Office					
Facsimile No.		Telephone No.			

Form PCT/ISA/210 (second sheet) (July 1998)

INTERNATIONAL SEARCH REPORT

iternational application No. PCT/JP02/00536

C (Continuation). DOCUMENTS CONSIDERED TO BE RELEVANT Citation of document, with indication, where appropriate, of the relevant passages Category* Relevant to claim No. JP 8-332790 A (Mitsubishi Plastics, Inc.), A 8,9,13,15, 17 December, 1996 (17.12.96), 24,33,40 Full text; all drawings (Family: none) Form PCT/ISA/210 (continuation of second sheet) (July 1998)

BNSDOCID: <WO____02069251A1_I_>

国際調査報告

発明の属する分野の分類(国際特許分類(IPC)) IntCl' G06K19/077 調査を行った分野 調査を行った最小限資料(国際特許分類(IPC)) IntCl' G06K19/00-19/18 B42D15/10 最小限資料以外の資料で調査を行った分野に含まれるもの 1926-1996年 日本国実用新案広報 1971-2002年 日本国公開実用新案広報 1994-2002年 日本国登録実用新案広報 1996-2002年 日本国実用新案登録広報 国際調査で使用した電子データベース(データベースの名称、調査に使用した用語) 関連すると認められる文献 引用文献の 関連する カテゴリー* 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示 請求の範囲の番号 1-51JP 63-120694 A(セイコー京葉工業株式会社) A 1988.05.25,全文,全図 (ファミリーなし) 5, 22, 27 IP 3-138967 A(三菱電機株式会社) Α 1991.06.13,全文,全図 (ファミリーなし) JP 2000-123141 A(日立マクセル株式会社) 19-23, 24-28, Α 29-31, 33-35, 2000.04.28,全文,全図 (ファミリーなし) 37-38, 40-41, 43, 46, 49 □ パテントファミリーに関する別紙を参照。 区欄の続きにも文献が列挙されている。 の日の後に公表された文献 * 引用文献のカテゴリー 「T」国際出願日又は優先日後に公表された文献であって 「A」特に関連のある文献ではなく、一般的技術水準を示す 出願と矛盾するものではなく、発明の原理又は理論 もの 「E」国際出願日前の出願または特許であるが、国際出願日 の理解のために引用するもの 「X」特に関連のある文献であって、当該文献のみで発明 以後に公表されたもの の新規性又は進歩性がないと考えられるもの 「L」優先権主張に疑義を提起する文献又は他の文献の発行 「Y」特に関連のある文献であって、当該文献と他の1以 日若しくは他の特別な理由を確立するために引用する 上の文献との、当業者にとって自明である組合せに 文献(理由を付す) よって進歩性がないと考えられるもの 「〇」口頭による開示、使用、展示等に言及する文献 「P」国際出願日前で、かつ優先権の主張の基礎となる出願 「&」同一パテントファミリー文献 国際調査報告の発送日 国際調査を完了した日 28.05.02 14.05.02 特許庁審査官(権限のある職員) 8022 国際調査機関の名称及びあて先 5 N 日本国特許庁 (ISA/JP) 奥村 元宏 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号 電話番号 03-3581-1101 内線 3545

様式PCT/ISA/210 (第2ページ) (1998年7月)

国際調査報告

国際出願番号 PCT/JP02/00536

<mark>ン(続き).</mark> 用文献の テゴリー*	関連すると認められる文献 引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号
A	JP 8-332790 A(三菱樹脂株式会社) 1996. 12. 17, 全文, 全図 (ファミリーなし)	8, 9, 13, 15, 24, 33, 40
	· · · · · · · · · · · · · · · · · · ·	
·		
. •		
		-
•	·	
	·	

様式PCT/ISA/210 (第2ページの続き) (1998年7月)